PTO/SB/21 (08-03) Approved for use through 08/30/2003. OMB 0651-0031 U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE Paperwork Reduction Act of 1995. no persons are required to respond to a collection of information unless it displays a valid OMB control number. Application Number 10/709,790 TRANSMITTAL Filing Date 5/28/2004 **FORM** First Named Inventor Wen-Long Chin Art Unit (to be used for all correspondence after initial filing) **Examiner Name** Attorney Docket Number ADMP0003USA Total Number of Pages in This Submission **ENCLOSURES** (Check all that apply) After Allowance communication ~ Fee Transmittal Form Drawing(s) to Technology Center (TC) Appeal Communication to Board Licensing-related Papers Fee Attached of Appeals and Interferences Appeal Communication to TC Petition Amendment/Reply (Appeal Notice, Brief, Reply Brief) Petition to Convert to a After Final **Provisional Application** Proprietary Information Power of Attorney, Revocation Status Letter Affidavits/declaration(s) Change of Correspondence Address Other Enclosure(s) (please **Terminal Disclaimer** Extension of Time Request Identify below): Request for Refund Express Abandonment Request CD, Number of CD(s) Information Disclosure Statement Remarks Certified Copy of Priority Document(s) Response to Missing Parts/ Incomplete Application Response to Missing Parts under 37 CFR 1.52 or 1.53 SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT Firm Winston Hsu, Reg. No.: 41,526 Individual name Signature Date CERTIFICATE OF TRANSMISSION/MAILING I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below. Typed or printed name

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Signature

Date

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

OIPE CITES

JUN 2 9 2004 SUE

PETRACEMENT

PTO/SB/17 (10-03)

Approved for use through 07/31/2006. OMB 0651-0032 U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE to a collection of information unless it displays a valid OMB control number.

Inder the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid					
EEE TOANGMITTAL	Complete if Known				
FEE TRANSMITTAL	Application Number	10/709,790			

for FY 2004Effective 10/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT

(\$)	\sim	$\alpha \alpha$
141	w	1 21 2

Complete if Known			
Application Number	10/709,790		
Filing Date	5/28/2004		
First Named Inventor	Wen-Long Chin		
Examiner Name			
Art Unit			
Attorney Docket No.	ADMP0003USA		

	TION (continued)			
Check Credit card Money Other None 3. ADDITIONAL FEES	3. ADDITIONAL FEES			
Denosit Account:				
Deposit Go 0405 Fee Fee Fee Fee Fee Fee Fee Fee Fee Fe	Description Fee Paid			
Account Number 50-3105 1051 130 2051 65 Surcharge - Iai				
Deposit North America Intellectual Property Corp. 1052 50 2052 25 Surcharge - la	e provisional filing fee or			
Name cover sneet	ecification			
The Director is authorized to: (check all that apply)	uest for ex parte reexamination			
Charge any additional fee(s) or any undergoyment of fee(s)	blication of SIR prior to			
Examiner action				
to the above-identified deposit account. Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account.				
FEE CALCULATION 1251 110 2251 55 Extension for	eply within first month			
1. BASIC FILING FEE 1252 420 2252 210 Extension for	reply within second month			
=== 7 ==== ==== ==== ==== == == = = = =	reply within third month			
Fee Fee Fee Fee Description Fee Paid 1254 1,480 2254 740 Extension for	reply within fourth month			
1001 770 2001 385 Utility filing fee 1255 2,010 2255 1,005 Extension for	reply within fifth month			
1002 340 2002 170 Design filing fee 1401 330 2401 165 Notice of App	eal			
1003 530 2003 265 Plant filing fee 1402 330 2402 165 Filing a brief in	support of an appeal			
1004 770 2004 385 Reissue filing fee 1403 290 2403 145 Request for or	al hearing			
1005 160 2005 80 Provisional filing fee 1451 1,510 1451 1,510 Petition to inst	tute a public use proceeding			
SUBTOTAL (1) (\$) 0.00 1452 110 2452 55 Petition to revi	ve - unavoidable			
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE	ve - unintentional			
Fee from 1501 1,330 2501 665 Utility issue fe	` '			
Total Claims				
Independent 1503 640 2503 320 Plant issue fe	· ——			
Claims 1460 130 Petitions to the Multiple Dependent				
Large Entitle & Small Entitle	e under 37 CFR 1.17(q)			
For For For For For Proprietion	Information Disclosure Stmt h patent assignment per			
Code (\$)	s number of properties)			
	ssion after final rejection 0(a))			
everningd /27	ional invention to be CFR 1.129(b))			
1204 86 2204 43 Reissue independent dains	Continued Examination (RCE)			
	expedited examination			
SUBTOTAL (2) (\$) 0.00 Other fee (specify)	· · · · · · · · · · · · · · · · · · ·			
**or number previously paid, if greater, For Reissues, see above *Reduced by Basic Filing Fee Paid	SUBTOTAL (3) (\$) 0.00			

SUBMITTED BY					· ··	(Complete (if applicable))	
Name (Print/Type)	Winston Hsu		2 - 4	Registration No. (Attorney/Agent)	41,526	Telephone 8862892373	50
Signature		1	Muslon	1 tal	/	Date (12)	7280

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

be included on this form. Provide credit card information and authorization on P1U-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.


JUN 2 9 2004 SELECTION OF THE PROPERTY & TRADEMENT

PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign applications:					
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO	
092133217	Taiwan R.O.C	11/26/2003			
	1				

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.





中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛其申請資料如下 : /

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 <u>2003</u>年 <u>11 月 26</u>日 Application Date

申 請 案 號: 092133217 Application No.

申 請 人二 上元科技股份有限公司 Applicant(s)

局 長 Director General



發文日期: 西元 <u>2004</u> 年 <u>5</u> 月 <u>25</u> 日 Issue Date

─ 發文字號: ^ Serial No. 09320496150



진도 진도 진도 진단 진단 인도 인도 인도 인도 인도 인도 인도

IPC分類


申請日期:申請案號:



以上各欄	由本局填言	發明專利說明書
-	中文	超長指令字元架構
發明名稱	英文	VERY LONG INSTRUCTION WORD ARCHITECTURE
	姓 名(中文)	1. 卿文龍
=	姓 名 (英文)	1. CHIN, WEN-LONG
發明人 (共1人)	國籍(中英文)	1. 中華民國 TW
(5,174)		1. 新竹縣竹北市中華路七九九之八號三樓
	住居所 (英文)	1.3F, No. 799-8, Chung-Hwa Rd., Chu-Pei City, Hsin-Chu Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 上元科技股份有限公司
	名稱或 姓 名 (英文)	1. ADMTEK INCORPORATED
=	國 籍 (中英文)	1. 中華民國 TW
申請人 (共1人)		1. 新竹市科學工業園區力行路2號2樓 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1.2F, No. 2, Li-Hsin Rd., Science-based Industrial Park, Hsin-Chu City, Taiwan, R.O.C.
	代表人(中文)	1. 盧 崑瑞
	代表人 (英文)	1. LU, KUEN-RUEY



四、中文發明摘要 (發明名稱:超長指令字元架構)



五、英文發明摘要 (發明名稱: VERY LONG INSTRUCTION WORD ARCHITECTURE)

A very long instruction word (VLIW) architecture has a VLIW input port for sequentially inputting a plurality of VLIWs, a decoder for decoding a plurality of instructions of the VLIWs, at least a register, a plurality of data buses, a plurality of arithmetic logic units (ALUs) for executing the instructions, and a plurality of multiplexers. Every output port of the





四、中文發明摘要 (發明名稱:超長指令字元架構)

五、英文發明摘要 (發明名稱:VERY LONG INSTRUCTION WORD ARCHITECTURE)

multiplexers is connected to one of the ALUs, and every input port of the multiplexers is connected to the register and output ports of the ALUs via the data buses. Each of the multiplexers selects two outputs from the outputs of the data input port and the outputs of the ALUs so that the connected ALU executes one of the instructions to operate the two selected outputs.



六、指定代表圖

- (一)、本案代表圖為:第___ 八____ 圖
- (二)、本案代表圖之元件代表符號簡單說明:
- 50 超長指令字元架構
- 52 暫存器檔案
- 54 計算邏輯單元
- 55 輸出埠
- 56 切換器陣列
- 60 資料匯流排
- 62 多工器
- 64 超長指令輸入埠
- 66 超長指令暫存器
- 72 一般暫存器
- 74 特别暫存器



一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先
			3 -
		無	
二、□主張專利法第二十	五條之一第一項優	先權:	
申請案號:	~~	•-	
日期:	•	無	
三、主張本案係符合專利	法第二十條第一項	[□第一款但書:	或□第二款但書規定之期間
日期:			
四、□有關微生物已寄存	於國外:		
寄存國家:		無	
寄存機構: 寄存日期:		,,,,	
寄存號碼:			
□有關微生物已寄存 寄存機構:	於國內(本局所指)	定之寄存機構):	•
寄存日期:		無	
寄存號碼:	山城田 一厂由土		
□熟習該項技術者易	於獲得,不須奇存	0	
			· · · · · · · · · · · · · · · · · · ·

五、發明說明(1)

【技術領域】

本發明提供一種超長指令字元(very long instruction word, VLIW)架構,尤指一種其計算邏輯單元 (Arithmetic Logic Unit, ALU)之輸出可直接作為下一回合運算之輸入的超長指令字元架構。

【先前技術】

請參考圖一,圖一為習知超長指令字元架構10之示意圖。超長指令字元架構10包含有一暫存器檔案12、複數





五、發明說明 (2)

個計算邏輯單元 (ALU) 14、一讀取切換器陣列16以及一 寫入切換器陣列18。其中,暫存器檔案12包含有複數個 暫存器 ,用來記錄資料,而舉凡輸入到超長指令字元架 構10 的 資 料 、 超 長 指 令 字 元 架 構10 經 運 算 後 所 產 生 的 資 會以一預設的資料儲存方式寫入暫存器檔案12或 自 暫 存 器 檔 案 1 2 中 讀 出 。 讀 取 切 換 器 陣 列 1 6 則 是 藉 由 複 數 個 資 料 讀 取 匯 流 排24 連 接 到 暫 存 器 檔 案12 的 一 資 料 輸 其是用來將暫存器檔案12經資料輸出埠20所輸 出的資料,依據超長指令字元所包含的指令,來選擇適 的資料後再將之傳送到計算邏輯單元14進行運算。 計 算 邏 輯 單 元14 接 收 到 讀 取 切 換 器 陣 列16 所 傳 送 過 來 的 資料後 ,即 會 根 據 指 令 對 所 接 收 到 的 資 料 進 行 運 算 , 並 於運算結果出來後,將所得的運算結果透過寫入切換器 陣列18 寫到暫存器中儲存起來。如圖一所示,超長指令 字元架構10另包含有複數個資料寫入匯流排26, 換器 陣列18即是透過資料寫入匯流排26以及暫存器檔案 12 的 一 資 料 輸 入 埠 22 , 來 將 計 算 邏 輯 單 元 14 的 運 算 結 果 寫入至暫存器檔案12的暫存器內。

請參考圖二及圖三,圖二為習知一超長指令字元30之示意圖,圖三為圖二超長指令字元30之一指令40之資料結構圖。每一超長指令字元30皆包含有複數個指令40,其中每一指令40皆可由單一個計算邏輯單元14執行。當超長指令字元架構10欲執行任一超長指令字元30之前,會





五、發明說明 (3)

先將所讀取的超長指令字元30解碼,以將超長指令字元 30 分解成複數個可供計算邏輯單元14執行的指令40。 超長指令字元架構10將超長指令字元30分解成複數個指 令40之後,會將所分解後所得的指令40傳送到讀取切換 器 陣 列 1 6 以 及 計 算 邏 輯 單 元 1 4 , 以 今 讀 取 切 換 器 陣 列 1 6 輸 出 適 當 的 資 料 到 計 算 邏 輯 單 元14 來 進 行 相 對 應 的 運 。如圖三所示,每一指令40的資料長度皆為24位元, 其包含有一六位元長度的指令識別碼42、一六位元長度 的第一來源位址44、一六位元長度的第二來源位址46以 及 一 六 位 元 長 度 的 目 的 位 址 4 8 , 其 中 讀 取 切 換 器 陣 列 1 6 會 依 據 第 一 來 源 位 址 4 4 以 及 第 二 來 源 位 址 4 6 自 暫 存 器 檔 案12中相對應的暫存器位址讀取兩筆資料,之後再將所 讀取的兩筆資料傳送到某一計算邏輯單元14進行處理 而當計算邏輯單元14接收到上述兩筆資料時,會依據指 ${}^{\circ}{}_{\circ}40$ 的指令識別碼 ${}^{\circ}{}_{\circ}42$ 執行對應的運算程序,以計算出一 運算結果出來。之後,計算邏輯單元14所輸出的運算結 果 會 經 由 資 料 寫 入 匯 流 排 2 6 以 及 資 料 輸 入 埠 2 2 址內。

請參考圖四,圖四為圖一習知超長指令字元架構10執行超長指令字元30之時序圖。如圖所示,超長指令字元架構10會每隔一運算週期t執行一超長指令字元30,而每一超長指令字元30皆包含有四個指令40。在圖四中,分別





五、發明說明(4)

標示為IO~I7的八個指令40為有效指令,而其他標示為"NOP"的指令40則為「非運算(no operations)」指令。當計算邏輯單元14接收到有效指令(如IO~I7)時,其會執行該指令之指令識別碼42所對應的運算程序;而當計算邏輯單元14接收到非運算指令NOP時,其會在該運算週期內待命而不進行任何運算。

由上述的說明可知,每當計算邏輯單元14於一運算週期t內完成一指令40的執行動作後,其所得的運算生的儲累12中儲累12中儲累12中儲累12中間,其有器檔案12中儲累10的執行效能,舉例來說,若計算邏輯單元14於某運算明明,該運算結果將於下一個運算週期中被被軍第時,該運算結果上直接輸到計算邏輯單元14連行運算,而是必須要先被儲存至暫存區檔案12內,再從暫存區檔案12讀取出來並傳送到計算邏輯單元14,而這樣的資料傳遞流程無疑地會降低超長指令字元架構10的執行效能。

另外,由上述的說明亦可清楚地知道,每一超長指令字元30所包含的指令40並非全部都如指令IO~I7一樣皆為有效指令,而是有包含非運算指令NOP的可能性。然而,因為每一指令40皆佔據了24位元的資料長度,故習知超長指令字元30的資料結構之設計並非完善,尤其當所包





五、發明說明 (5)

含的非運算指令NOP過多時,往往會佔據不必要的記憶體空間。



【內容】

因此,本發明的目的即在於提供一種超長指令字元架構,以解決上述習知技術中的問題。

因為,上述多工器不但可以從該暫存器作為資料來源,亦可以該複數個計算邏輯單元為資料來源,故在某些情況下,可有效縮短資料的傳遞路徑,也因此本發明之超





五、發明說明 (6)

長指令字元架構相較習知的超長指令字元架構而言,有較優越的執行效能。



本發明之另一項優點是其超長指令字元的資料結構採用與先前技術不一樣的設計,而可有效減少記憶體的使用。

【實施方法】





五、發明說明 (7)

請 參 考 圖 六 及 圖 七 , 圖 六 為 圖 五 超 長 指 令 字 元 架 構 5 0 所 使用之超長指令字元70之示意圖, 圖七為圖六超長指令 字元70之一指令80之資料結構圖 與超長指令字元30相 0 似的,每一超長指令字元70亦皆包含有複數個指令80 而每一指令80亦可由單一個計算邏輯單元54執行。 長指令字元架構50欲執行任一超長指令字元70之前 先將所讀取的超長指令字元70解碼,以將超長指令字 70 分解成複數個可供計算邏輯單元54執行的指令80 超長指令字元架構50將超長指令字元70分解成複數個指 令80之後,會將所分解後所得的指令80傳送到切換器陣 9.956 以及計算邏輯單元54,以令切換器陣9.56輸出適當 的資料到計算邏輯單元54來進行相對應的運算。與指令 40 資料結構不同的是,每一指令80的資料長度皆為19位





五、發明說明 (8)

元(如圖七所示),其包含有不源位是82、中期 86、 1484、 16年来 16年来 17年来 17年 1882、 1882、 1882、 1882、 1882、 1882、 1884、 1

請參考圖八,圖五超長指令字元架構50之電路圖。超長指令字元架構50另包含有一超長指令輸入埠64、一超長指令暫存器66以及一解譯及匯流排時序控制器68,而暫存器檔案52可區分為一一般暫存器72以及一特別暫存器74。需說明的是,本實施例中暫存器檔案52係經過簡化,其所包含的暫存器數目並不侷限於兩個經長指令輸入埠64條用來依序地輸入複數個超長指令輸入均64





五、發明說明 (9)

所輸入的超長指令字元70,而解譯及匯流排時序控制器 68 則是用來解譯超長指令字元70 所包含的複數個指令 80 , 以及控制切换器 陣列56 以及計算邏輯單元54 的動 作 , 以 使 切 换 器 陣 列 56 的 複 數 個 多 工 器 62 可 依 據 指 980選擇適當的資料至計算邏輯單元54做運算。一 72 是 用 來 儲 存 輸 入 到 超 長 指 令 字 元 架 構50 的 資 料 別 暫 存 器74 則 會 隨 著 不 同 的 應 用 而 有 不 同 的 功 能 , 每 一 多 工 器 6 2 之 輸 出 埠 6 3 皆 連 接 於 暫 存 器 檔 器72、74 以 及 一 對 應 的 計 算 邏 輯 單 元54 之 輸 入 且每一多工器62之輸入埠61藉由資料匯流排60連 器 檔 案 5 2 及 各 計 算 邏 輯 單 元 5 4 的 輸 出 埠 5 5 字元架構50進行每一週期的運算時, 每一多 會 從 暫 存 器 檔 案 5 2 的 一 般 暫 存 器 7 2 及 特 別 暫 存 器 7 4 資料及各計算邏輯單元54之輸出埠55所輸出的 選擇出兩輸出資料,再將所選擇的兩輸 資料傳送到所對應的計算邏輯單元54,以使其所對應的 算邏輯單元54依據所接收到指令80對所選擇的兩輸 資料進行運算。由此可知,計算邏輯單元54每一運算週 期 所 求 得 的 運 算 結 果 , 可 直 接 作 為 下 一 運 算 週 期 計算邏輯單元54所需的資料來源之一,故在此情況 計算邏輯單元54所求得的運算結果不必先儲存在暫 檔 案 5 2 即 可 直 接 輸 入 到 計 算 邏 輯 單 元 5 4 做 運 算 , 也 因 此 相較於習知技術,超長指令字元架構50有較高的效能





五、發明說明 (10)

另外,除了依據指令來選擇兩筆資料之外,切換器陣列56的多工器62亦可用來依據所接收到的指令80來搬移資料。當多工器62所接收到的指令80為「MOVE(搬移)」時,其會將指令80中所指示的第一來源位址86。例如資料的第二來源位址86。例如常多工器62可以依據所接收到的指令80從各計算邏輯而54的輸出資料中,選擇出一輸出資料,再將所選擇的輸出資料傳送到一般暫存器72或特別暫存器74來加以儲存





五、發明說明(11)

的兩指令80其時序標籤88不相同,故指令主體IO與指令 主體II會分別於運算週期t與運算週期2t執行;另包含指令主體II、I2的兩指令80其時序標籤88相同,故指令主體II與指令主體I2會於相同的運算週期2t執行,而超長指令字元70所包含的各個指令主體I0~I7其執行順序即如圖十所示。相較於習知超長指令字元30有可能會包含非運算指令NOP而浪費掉資料的儲存空間,本發明所使用的超長指令字元70條利用時序標籤88來控制每個指令的執行順序,故不須再多加定義非運算指令NOP。此外,每一指令80的指令長度只有19位元,相較於習知指令40的24位元指令長度來得少,故本發明超長指令字元架構10相同的功能。

最後需說明的是,每一多工器62與其對應的計算邏輯單元54可以整合為單一的元件,亦即每一計算邏輯單元54可包含其所連接之多工器62的功能,而以此方式實施者,亦屬於本發明所欲保護之範疇。

相較於習知技術,本發明之超長指令字元架構的多工器不但可以選擇暫存器作為資料的來源端,亦可直接選擇計算邏輯單元的輸出埠55作為資料的來源端,故當計算邏輯單元需要利用到前次運算週期所求得的運算結果來進行當次運算週期的運算時,因為前次運算週期所求得





五、發明說明 (12)

的運算結果可以直接輸入到計算邏輯單元進行運算,不必如習知技術需先儲存至暫存器,故其執行效能會較好。另外,因本發明之超長指令字元的資料結構係如上述說明中,採用時序標籤的設計,故其資料量會較小,並可採用容量較小的記憶體,即可達到與習知超長指令字元架構相同之功能。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



圖式簡單說明

圖式之簡單說明

圖一為習知超長指令字元架構之示意圖。

圖二為習知一超長指令字元之示意圖。

圖三為圖二超長指令字元之一指令之資料結構圖。

圖四為圖一習知超長指令字元架構執行超長指令字元之時序圖。

圖五為本發明超長指令字元架構之示意圖。

圖六為圖五超長指令字元架構所使用之超長指令字元之示意圖。

圖七為圖六超長指令字元之一指令之資料結構圖。

圖八為圖五超長指令字元架構之電路圖。

圖九為兩筆圖六超長指令字元之示意圖。

圖十為圖五超長指令字元架構執行圖九兩超長指令字元時之時序圖。

圖式之符號說明

10、50 超長指令字元架構

12、52 暫存器檔案

14、54 計算邏輯單元

16 讀取切換器陣列

18 寫入切換器陣列

20 資料輸出埠



圖式簡單說明

- 22 資料輸入埠
- 24 資料讀取匯流排
- 26 資料寫入匯流排
- 30、70 超長指令字元
- 40、80 指令
- 42、82 指令識別碼
- 44、84 第一來源位址
- 46、86 第二來源位址
- 48 目的位址
- 55 輸出埠
- 56 切換器陣列
- 58 資料輸出/輸入埠
- 60 資料匯流排
- 62 多工器
- 64 超長指令輸入埠
- 66 超長指令暫存器
- 72 一般暫存器
- 74 特别暫存器
- 87 指令主體
- 88 時序標籤

- 1. 一種超長指令字元(very long instruction word, VLIW) 架構,其包含有:
- 一超長指令輸入埠,用來依序地輸入複數個超長指令字元,其中每一超長指令字元皆包含有複數個指令;
- 一解譯器,用來解譯該等超長指令字元所包含的複數個指令;

至少一暫存器,用來儲存資料;

複數個資料匯流排(data bus),用來傳遞資料;

複數個計算邏輯單元 (Arithmetic Logic Units,

ALUs),用來執行該等超長指令字元所包含的該等指令;以及

複數個多工器,每一多工器之輸出埠皆連接於一對應的該計算邏輯單元之輸入埠,且每一多工器之輸入埠籍由該等資料匯流排連接於該暫存器及該等計算邏輯單元之輸出埠;

其中每一多工器會從該暫存器之輸出資料及該等計算邏輯單元之輸出資料中,選擇出兩輸出資料,再將所選擇的兩輸出資料傳送到所對應的該計算邏輯單元,以使該對應的計算邏輯單元執行該等指令之一,以對所選擇的該兩輸出資料進行運算。

2. 如申請專利範圍第1項之超長指令字元架構,其中每一多工器皆連接於該解譯器,且每一多工器會依據該解譯器所解譯出之指定,從該暫存器之輸出資料及該等計算






邏輯單元之輸出埠的輸出資料中,選擇出該兩輸出資料。

- 3. 如申請專利範圍第1項之超長指令字元架構,其中每一多工器會週期性地從該暫存器之輸出資料及該等計算邏輯單元之輸出埠的輸出資料中,選擇出兩輸出資料,再將所選擇的兩輸出資料傳送到所對應的該計算邏輯單元,以使該對應的計算邏輯單元週期性地執行該等指令,以對其所對應的該多工器所選擇出的輸出資料進行運算。
- 4. 如申請專利範圍第1項之超長指令字元架構,其中每一指令皆包含有一時序標籤,而該解譯器會依據該等指令之時序標籤,來決定該等計算邏輯單元執行該等指令之次序。
- 5. 如申請專利範圍第1項之超長指令字元架構,其另包含有一超長指令暫存器,連接於該超長指令輸入埠與該解譯器之間,用來儲存由該超長指令輸入埠所輸入之該等超長指令字元。
- 6. 如申請專利範圍第1項之超長指令字元架構,其中每一 多工器之輸出埠皆連接於該暫存器,其會依據該等指令 之一,從該等計算邏輯單元之輸出資料中,選擇出一輸



出資料,再將所選擇的輸出資料傳送到該暫存器儲存。



- 一超長指令輸入埠,用來依序地輸入複數個超長指令字元,其中每一超長指令字元皆包含有複數個指令;
- 一解譯器,用來解譯該等超長指令字元所包含的複數個指令;
- 一 暫 存 器 檔 案 , 其 包 含 有 複 數 個 暫 存 器 , 用 來 儲 存 資料;

複數個資料匯流排(data bus),用來傳遞資料;

複數個計算邏輯單元 (Arithmetic Logic Units,

ALUs),用來執行該等超長指令字元所包含的該等指令;以及

複數個多工器,每一多工器之輸出埠皆連接於一對應的該計算邏輯單元之輸入埠,且每一多工器之輸入埠藉由該等資料匯流排連接於該等暫存器及該等計算邏輯單元之輸出埠;

其中每一多工器會從該等暫存器之輸出資料及該等計算邏輯單元之輸出資料中,選擇出兩輸出資料,再將所選擇的兩輸出資料傳送到所對應的該計算邏輯單元,以使該對應的計算邏輯單元執行該等指令之一,以對所選擇的該兩輸出資料進行運算。




- 8. 如申請專利範圍第7項之超長指令字元架構,其中每一多工器皆連接於該解譯器,且每一多工器會依據該解譯器所解譯出之指定,從該等暫存器之輸出資料及該等計算邏輯單元之輸出埠的輸出資料中,選擇出該兩輸出資料。
- 9. 如申請專利範圍第7項之超長指令字元架構,其中每一多工器會週期性地從該等暫存器之輸出資料及該等計算邏輯單元之輸出埠的輸出資料中,選擇出兩輸出資料,再將所選擇的兩輸出資料傳送到所對應的該計算邏輯單元,以使該對應的計算邏輯單元週期性地執行該等指令,以對其所對應的該多工器所選擇出的輸出資料進行運算。
- 10. 如申請專利範圍第7項之超長指令字元架構,其中每一指令皆包含有一時序標籤,而該解譯器會依據該等指令之時序標籤,來決定該等計算邏輯單元執行該等指令之次序。
- 11. 如申請專利範圍第7項之超長指令字元架構,其另包含有一超長指令暫存器,連接於該超長指令輸入埠與該解譯器之間,用來儲存由該超長指令輸入埠所輸入之該等超長指令字元。






12. 如申請專利範圍第7項之超長指令字元架構,其中每一多工器之輸出埠皆連接於該等暫存器,其會依據該等指令之一,從該等計算邏輯單元之輸出資料中,選擇出一輸出資料,再將所選擇的輸出資料傳送到該暫存器之一儲存。








(4.7版)申請案件名稱:超長指令字元架構













始 令











圖口



圖开







圖小


•








圏



圖力

•

_



a.